

講演タイトル；三次元実装の現状と課題

3D-IC enabling the Next-generation semiconductors and DX/GX era

所属: NEP Tech. S&S, ニシダエレクトロニクス実装技術支援 氏名: 西田 秀行

概要:

System Integrationの有効な実装形態として『3D実装』が提案されて久しい。Moore則の減速が議論される中、目的の機能確保のために、個々の機能別に最適ノード選択により準備された小型のSilicon Dieを相互接続して統合する『チップレット』が注目されている。プロセス/材料技術の進歩とともに、Silicon Device (Wafer to Wafer, Chip on Wafer)の接合・接続を直接行う工法(Direct Bonding, Hybrid Bonding etc.)の提案もされている。現時点では半導体後工程(BEOL; Back End of Line)でSilicon Deviceどうしの(実装技術の延長線上での)統合による取り組みが盛んであるが、その先には、半導体前工程(FEOL; Front End of Line)での統合、すなわち、3DIC機能統合によるMonolithic Silicon Die (3D Integrated Circuit)が次のゴールとして見据えられている。半導体の微細化が支えてきたスケーリング則維持の牽引役として”More Than Moore”『3D実装』への可能性が見え始めた。半導体Deviceの大幅な消費電力の低減、パワーデバイスの飛躍的な性能向上、最先端Co-Packageによる光電融合技術の実現など、SDGs, 脱炭素社会(カーボン・ニュートラル)への貢献にも期待が高まっている。

本講では、最新の实装技術の動向として注目を集めている『チップレット(Chiplet)』, チップレットが具現化する3D-ICと、次のゴールとしての『三次元IC』の現状と課題についてフォーカスし議論する。